/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Ultra(TM) in wire load mode
// Version   : O-2018.06-SP1
// Date      : Mon Nov  6 15:42:34 2023
/////////////////////////////////////////////////////////////


module SeqDetector ( clk, rst_n, din_vld, din, result );
  input clk, rst_n, din_vld, din;
  output result;
  wire   N1, N2, N3, N4, N5, N6, N10, N12, N13, N14, n1, n2, n3, n6, n7, n8,
         n9, n10, n11, n12;
  wire   [5:0] shiftregs;

  OR2X2 C69 ( .A(N10), .B(N13), .Y(N14) );
  OR2X2 C68 ( .A(N3), .B(N12), .Y(N13) );
  OR2X2 C67 ( .A(shiftregs[4]), .B(N1), .Y(N12) );
  INVXL I_1 ( .A(shiftregs[4]), .Y(N2) );
  MX2X1 U2 ( .A(n1), .B(result), .S0(n2), .Y(n6) );
  AOI221XL U3 ( .A0(N14), .A1(shiftregs[1]), .B0(N6), .B1(n3), .C0(
        shiftregs[0]), .Y(n1) );
  MX2X1 U4 ( .A(shiftregs[4]), .B(shiftregs[5]), .S0(n2), .Y(n7) );
  AOI22XL U6 ( .A0(din_vld), .A1(N10), .B0(N3), .B1(n2), .Y(n9) );
  AOI22XL U8 ( .A0(din_vld), .A1(n3), .B0(N10), .B1(n2), .Y(n10) );
  AOI2BB2X1 U10 ( .B0(n3), .B1(n2), .A0N(n2), .A1N(shiftregs[0]), .Y(n11) );
  MX2X1 U12 ( .A(din), .B(shiftregs[0]), .S0(n2), .Y(n12) );
  CLKINVX1 U13 ( .A(din_vld), .Y(n2) );
  DFFRQXL shiftregs_reg_3_ ( .D(n9), .CK(clk), .RN(rst_n), .Q(shiftregs[3]) );
  DFFRQXL shiftregs_reg_2_ ( .D(n10), .CK(clk), .RN(rst_n), .Q(shiftregs[2])
         );
  DFFRQXL shiftregs_reg_4_ ( .D(n8), .CK(clk), .RN(rst_n), .Q(shiftregs[4]) );
  DFFRQX4 result_reg ( .D(n6), .CK(clk), .RN(rst_n), .Q(result) );
  DFFRQX2 shiftregs_reg_5_ ( .D(n7), .CK(clk), .RN(rst_n), .Q(shiftregs[5]) );
  DFFRQXL shiftregs_reg_1_ ( .D(n11), .CK(clk), .RN(rst_n), .Q(shiftregs[1])
         );
  DFFRQX2 shiftregs_reg_0_ ( .D(n12), .CK(clk), .RN(rst_n), .Q(shiftregs[0])
         );
  INVXL U14 ( .A(shiftregs[5]), .Y(N1) );
  OR2XL U15 ( .A(N2), .B(N1), .Y(N4) );
  OR2XL U16 ( .A(N3), .B(N4), .Y(N5) );
  OR2XL U17 ( .A(shiftregs[2]), .B(N5), .Y(N6) );
  INVXL U18 ( .A(shiftregs[1]), .Y(n3) );
  AOI2BB2XL U19 ( .B0(din_vld), .B1(N3), .A0N(shiftregs[4]), .A1N(din_vld), 
        .Y(n8) );
  INVXL U20 ( .A(shiftregs[2]), .Y(N10) );
  INVXL U21 ( .A(shiftregs[3]), .Y(N3) );
endmodule

